AI Scale-Up互连技术路线对比与产业化进展
2026年OFC大会期间，一场名为“Chasing the Limit: On the Path to Photonic Scale-Up with Ultra-Low-Energy/Bit”的专题研讨会，把人工智能大模型和超算集群在垂直扩展（Scale-Up）场景下的互连瓶颈问题，摆上了台面。NVIDIA、Marvell、Broadcom、多伦多大学、Coherent、古河电工、Xscape Photonics、Enlightra、AttoTude这些全球顶尖企业与学术机构的技术专家聚在一起，从铜互连的物理极限、光子互连的架构演进、核心器件突破、光源技术创新，到前沿技术探索，来了一次全链条的技术分享和产业落地进展发布。
这次研讨会特别有意思，它把能效（pJ/bit）、带宽密度、可靠性、延迟、可扩展性作为五大核心评价维度，最终形成了一套清晰的技术演进共识和差异化的路线布局：
◆ NVIDIA率先定义了Scale-Up互连的“Copper Cliff”核心瓶颈，拿出了Scale-Out场景下CPO的研究成果，并提出了面向Scale-Up的微环调制器（MRM）DWDM技术路径与光学内插器方案。
◆ Marvell（含Celestial AI）的两份报告，完整阐述了Scale-Up互连从板级到片上的架构演进路线，划分出Fast/Flat/Slow and Wide三大差异化技术路径，对应的工程化产品也发布了。
◆ Broadcom聚焦近封装光学（NPO）方案，验证了VCSEL基NPO作为可插拔光模块到终极CPO方案的核心过渡价值，还发布了100G VCSEL NPO的量产成果和200G VCSEL的研发进展。
◆ 多伦多大学的Joyce Poon教授，对AI集群Scale-Up的刚性带宽与功耗需求做了量化分析，明确了不同光学集成架构的能效边界，尤其指出激光器是光互连可靠性的核心瓶颈。
◆ Coherent系统拆解了NPO/CIO/CPO三大集成架构的优劣势，提出了“宽而慢（WaS）”VCSEL基CPO方案，实现了<1pJ/bit的全链路能效。
◆ 古河电工在850nm/1060nm波段VCSEL的速率上取得突破，推出了两款基于VCSEL的CPO收发器，并验证了液冷CPO热管理方案的可靠性。
◆ Xscape Photonics（哥伦比亚大学Michal Lipson团队）发布了克尔光频梳多波长光源技术的产业化成果，推出了业界首款片上光泵浦多波长激光平台，产品路线图和融资进展也一并公布了。
◆ Enlightra聚焦光互连的物理极限，量化了激光、调制器、探测器的损耗与效率瓶颈，明确了单链路带宽缩放的核心约束。
◆ AttoTude提出了THz收发器这个碘伏性技术方案，验证了它在超大规模Scale-Up集群中的可靠性与带宽优势，为百万节点级集群互连提供了新的技术路径。
一、NVIDIA：AI Scale-Up的“铜悬崖”瓶颈与共封装光学技术路径
NVIDIA的硅光开发总监Janet Chen，在她的报告《Co-Packaged Si Photonics for AI Scaling Beyond the Copper Cliff》中，率先把AI Scale-Up互连的核心矛盾与底层瓶颈挑明了。报告指出，AI算力的增长存在严重的不均衡性：硬件FLOPs每2年增长3倍，模型规模每2年增长410倍，而I/O带宽每2年仅增长1.4倍。换句话说，数据搬运的效率瓶颈，已经成为制约AI算力释放的核心因素——如果数据没法高效进出XPU，计算单元就会闲置，造成算力浪费。
报告核心定义了Scale-Up互连的“铜悬崖（Copper Cliff）”三大核心表现：第一，SerDes速率缩放进入平台期，224Gbps以上的铜互连传输距离已经极度受限，没法满足跨节点Scale-Up的传输需求；第二，芯片边缘的物理凸点密度跟不上算力的增长速度，出现了严重的“海岸线密度约束”，物理封装边界已经成为带宽扩展的硬限制；第三，铜互连的功耗与延迟随着速率提升呈指数级增长，在大规模Scale-Up集群中，I/O功耗占比会快速攀升到20%以上，没法适配下一代AI集群的功耗预算。
基于这些判断，NVIDIA分享了在Scale-Out场景下CPO技术的产业化成果：全球首款200G/SerDes共封装光学交换机，基于TSMC COUPE（Compact Universal Photonic Engine）工艺平台实现。它集成了微环调制器、高速光电探测器、集成金属加热器的硅光PIC芯片（SOI N65工艺），与FinFET逻辑工艺的EIC芯片通过SolC键合和高密度RDL实现集成。相比可插拔重定时光模块，这个方案实现了3.5倍的功耗降低，面板密度提升2倍，同时因为集成度提升减少了故障点，系统弹性提升了10倍。
面向Scale-Up场景，NVIDIA提出了核心技术迁移路径：基于MRM的DWDM技术，通过减少甚至消除高功耗的SerDes芯片，实现从Scale-Out到Scale-Up的技术适配。针对海岸线密度约束，NVIDIA提出了光学内插器方案，把光学引擎集成在ASIC下方的内插器中，可以实现3倍的海岸线密度提升，大幅缓解芯片边缘的带宽瓶颈。
报告最后对Scale-Up互连的全技术路线进行了边界对比，明确了铜DAC、VCSEL阵列、硅光CPO、microLED/亚太赫兹互连等方案的成熟度、传输距离、带宽密度与功耗表现，为技术选型提供了系统级参考。
二、Marvell：Scale-Up互连的架构演进与三大差异化技术路线
Marvell在本次研讨会中发布了两份技术报告，完整覆盖了Scale-Up互连的架构演进、技术路线划分与工程化落地成果，其中部分报告来自其收购的Celestial AI团队。
◆ Scale-Up互连的架构演进与核心设计原则
Marvell技术高级副总裁Lenin Patra在他的报告《On the Path to Scale Up with Ultra-low Energy per Bit》中，明确了Scale-Up互连的核心需求：超大规模XPU集群需要具备铜级可靠性与铜级功耗效率的光学互连方案，来支撑1000个以上XPU节点、20米传输距离的集群规模。
报告提出了Scale-Up光学互连的架构演进路径，核心思想是通过将光学引擎不断靠近计算芯片，持续降低互连功耗、提升集成度，形成了三代清晰的演进路线：
- 板级可插拔光学：光学引擎位于XPU板卡上，具备最优的现场可维护性，功耗效率为基准值1x。
- 封装级NPO/OBO/CPx：光学引擎位于XPU封装内，通过CPx协同设计实现后期绑定，功耗效率相比板级方案提升30%（0.7x）。
- 片上光学I/O（OIO）：光学引擎以chiplet形式集成在XPU裸片上，原生支持大规模并行EIC，功耗效率相比板级方案提升50%（0.5x），是Scale-Up互连的终极演进方向。
报告同时明确了Scale-Up光学方案的核心设计原则：需要支持协议无关性，可以适配不同的Scale-Up集群架构；能实现跨机架的传输距离扩展；具备纳秒级的低延迟、亚pJ/bit级的能效，同时实现全生命周期TCO的优化。
基于Scale-Up场景的不同需求，Marvell将光学互连技术划分为三大差异化路线，明确了各路线的架构、器件选型与性能目标：
“Fast”路线：面向高单通道速率、低通道数场景，单通道速率覆盖200G-400G/lane，采用PAM4调制格式，调制器选用MZM/MRM，电子架构为D2D→SerDes→EIC→PIC，核心目标是实现全链路能效<3pJ/bit。优势是通道数量少、交换基数高，适配长距离、高带宽密度的Scale-Up场景。
“Flat”路线：面向功耗与并行度平衡的场景，单通道速率覆盖32G-100G/lane，采用NRZ/PAM4调制格式，调制器选用MRM/EAM，电子架构为D2D→SerDes-Lite→EIC→PIC，核心目标是实现全链路能效<3.5pJ/bit。通过简化的SerDes架构降低电子开销，适配封装级到片上集成的Scale-Up场景。
Marvell重点拆解了Flat架构在不同波特率下的设计边界，核心结论是：波特率提升会显著增加信号处理复杂度，中低波特率的Flat方案是能效与工程落地的最优解。具体约束如下：
① 32GBaud（NRZ）：码间干扰（ISI）可忽略，无需均衡，时钟恢复可选CDR或带内时钟，设计复杂度最低，只是光纤/波长数量需求较高。
② 56GBaud（NRZ/PAM4/PAM6）：ISI极小，需要DSP/模拟FFE均衡，必须搭配CDR，光纤/波长需求中等，是性能与复杂度的均衡点。
③ 100GBaud（NRZ/PAM4）：ISI影响显著，必须全DSP均衡，强制CDR，RX数据路径切片多达64个，设计复杂度最高，只有光纤/波长需求最低。
- “Slow and Wide”路线：面向超短距、高可靠芯片间互连场景，单通道速率覆盖2G-10G/lane，采用NRZ调制格式，光电器件选用微LED/VCSEL，电子架构为D2D→Gearbox→EIC→PIC。通过大规模并行通道实现低功耗、低延迟与高可靠性，适配Die-to-Die级的Scale-Up互连。
基于三大技术路线，Marvell发布了对应的工程化成果：面向“Fast”路线推出6.4Tbps单引擎光学方案，集成32个224Gbps光学通道；面向“Flat”路线推出了适配片上集成的光学chiplet，采用MRM调制器与高密度D2D接口，实现了单光纤896Gbps的传输带宽，同时发布了16×112G PAM4的MRM WDM链路方案。报告同时强调，光子互连的核心瓶颈始终是光功率预算，而封装与电子-光子协同设计，是决定方案最终能效、可量产性与可靠性的核心因素。
此外，Marvell发布了面向AI XPU的集成化3D硅光收发器封装方案，这是其技术路线的核心工程落地成果。核心设计与性能指标如下：
- 封装架构：将光I/O芯粒集成于XPU封装内，XPU通过D2D接口对接光芯粒，最小D2D间距45μm；采用有机基板+冷板散热，集成带TSV的PIC，通过嵌入式硅桥支撑细间距D2D I/O，同步完成供电与PIC光栅耦合器的FAU集成。
- 关键性能：单光纤带宽达896Gbps（8波长×112Gbps PAM4），综合能效低至~3pJ/bit（含激光器功耗），在-10dBm接收光功率下实现BER 1e-7的误码性能。
- 功耗拆解：在3pJ/bit的总功耗中，激光器占比最高，其次为TX Driver+DFE、模拟FFE、RX链路电路等，电子学链路是核心功耗优化抓手；同时验证了模拟FFE技术可以完美适配60-70GBaud波特率场景，是中高波特率Flat架构能效优化的核心技术。
三、Broadcom：VCSEL基NPO方案的量产落地与技术演进
Broadcom在专题报告中，聚焦近封装光学（NPO）方案，系统验证了VCSEL基NPO是衔接可插拔光模块与终极CPO方案的核心过渡路径，同时发布了量产成果与下一代技术路线。
报告首先明确了NPO方案的核心优势：通过将光学引擎放置在XPU封装附近，大幅缩短电互连路径，消除了可插拔光模块中的长距离PCB传输损耗与高功耗DSP芯片，实现了接近1pJ/bit的能效水平，同时保留了成熟的量产工艺与供应链体系，具备快速落地的能力。
在量产能力方面，Broadcom发布了基于100Gbps VCSEL技术的NPO方案，当前已实现成熟量产，可以支持单XPU超过70T的逃逸带宽，仅需18个NPO器件即可实现。该方案具备业界领先的可靠性：累计超过5万亿小时的器件现场服役时长，失效率低于0.1 FIT，无现场退货记录，完全满足大规模AI集群的可靠性要求。
面向下一代Scale-Up需求，Broadcom公布了200Gbps VCSEL的研发进展：当前已实现3dB带宽突破40GHz，相对强度噪声（RIN）低于-152dB/Hz，达到领先水平；该器件可以支持50m传输距离，TDECQ低于3.5dB，满足Post-FEC误码计数<3的系统要求。同时，该方案采用倒装芯片工艺，进一步提升了信号完整性，为下一代NPO方案提供了核心器件支撑。
报告最后总结，基于当前成熟的100Gbps VCSEL技术与CMOS芯片，NPO方案可以实现接近铜级的成本、~1pJ/bit的业界领先能效，完美衔接可插拔光模块与CPO方案，是当前AI Scale-Up互连场景中最具量产可行性的技术方案。
四、多伦多大学Joyce Poon：Scale-Up互连的系统需求与架构能效边界
多伦多大学Joyce Poon教授在报告《Energy-Efficient, Bandwidth-Dense Co-Packaged Optics for AI Scale-Up》中，从系统级视角量化了AI集群Scale-Up的刚性需求，明确了不同光学集成架构的能效边界，同时指出了Scale-Up光子互连的核心挑战与技术选型原则。
报告以NVIDIA主流AI集群架构为样本，量化了Scale-Up场景的带宽与功耗需求：GB200 NVL72架构单机架72颗GPU，单GPU单向带宽7.2Tbps，单机架双向带宽1.0Pbps，机架功耗约140kW，I/O功耗占比7%-15%；Vera Rubin NVL144架构单机架144颗GPU，单机架双向带宽2.1Pbps，机架功耗190-230kW，I/O功耗占比9%-22%；Vera Rubin NVL576架构单机架576颗GPU，单机架双向带宽12.0Pbps，机架功耗约600kW，I/O功耗占比将达到20%-40%。
基于此，报告明确了Scale-Up互连的四大核心评价维度，按优先级排序为：带宽密度、功耗、延迟、可靠性与链路稳定性。其中带宽密度是核心准入门槛——方案必须适配芯片与机架的物理尺寸约束，否则无法实现工程化落地。
报告随后厘清了光学集成架构的能效演进逻辑：通过将光学器件不断靠近ASIC芯片，持续降低DSP芯片的功耗开销、提升信号完整性，形成了能效持续提升的清晰路径，从高到低分别为可插拔重定时光模块（15-20pJ/bit）、近封装光学（NPO）/线性驱动光模块（LPO）（10-15pJ/bit）、共封装光学（CPO）（5-10pJ/bit）、光学内插器方案（3-5pJ/bit）。
在可靠性层面，报告基于产业实测数据，明确了光互连的核心故障来源：光模块失效事件中，激光器单通道故障占比高达90.52%，是计算节点失效的首要因素。报告通过量化计算指出，随着集群规模扩大，光模块故障率直接决定集群连续运行时间，16个Pod的集群在光模块MTBF为13小时的情况下，平均故障间隔仅为3小时。因此，激光器的可靠性是Scale-Up方案的核心准入指标。
最后，报告给出了Scale-Up WDM链路的设计选型参考，对比了不同波长数、单通道速率、调制格式的组合方案，明确了MRM调制器在带宽密度上的核心优势，同时指出外部激光器方案具备更优的可维护性与可靠性，NRZ调制格式可以实现最低的传输延迟，为Scale-Up光子互连的链路设计提供了系统级指导。
五、Coherent：CPO架构的能效-密度权衡与宽而慢VCSEL方案
Coherent公司CTO办公室研究员Chris Kocot博士，在报告《ENERGY, DENSITY, AND SCALABILITY TRADEOFFS IN CO-PACKAGED OPTICAL INTERCONNECTS》中，系统拆解了光学集成架构的演进路径，量化了不同方案的能效-密度权衡，提出了面向Scale-Up场景的“宽而慢（Wide-and-Slow, WaS）”VCSEL基CPO方案。
报告首先明确了Scale-Up与Scale-Out场景的核心差异，以及对应的光学形态选型：Scale-Up场景为传输距离<5m的封闭系统，核心优化目标是密度、成本、功耗，CPO/NPO是核心光学形态；Scale-Out场景为传输距离10m-10km的异构化环境，核心优化目标是灵活性，可插拔光模块是主流形态。报告系统对比了近封装光学（NPO）、共集成光学（CIO）、共封装光学（CPO）三大集成架构的优劣势，明确了每一步集成度的提升，都对应着更紧的光学-电子协同、更低的能效与更高的带宽密度。
在能效量化方面，报告拆解了不同方案的全链路功耗构成：传统800G可插拔光模块的全链路能效约为9.7pJ/bit，即使采用LPO方案去除重定时DSP，全链路能效仍有约8pJ/bit，其中电子侧的功耗占比超过70%；而基于“宽而慢”架构的VCSEL基CPO方案，通过降低单通道速率、增加并行通道数，大幅简化了电子侧架构，全链路能效可降至0.8pJ/bit，其中光引擎能效仅0.3pJ/bit，是短距Scale-Up互连的理想方案。
报告同时对比了VCSEL、microLED、硅光三大光电器件方案的核心性能参数，明确了VCSEL在Scale-Up场景的核心优势：108Gbps PAM4 VCSEL的光引擎能效低至0.9pJ/bit，32Gbps NRZ VCSEL阵列的光引擎能效可低于0.5pJ/bit，最高工作温度超过120℃，显著优于微LED与硅光方案；同时VCSEL方案具备最低的相对成本与最低的传输延迟，适配Scale-Up场景的核心需求。
但报告也明确了VCSEL技术的物理极限：在200Gbps以上的单通道速率下，VCSEL面临带宽、调制效率、热瞬态鲁棒性的瓶颈，参数优化已接近物理极限，需要架构与器件的突破性创新，才能匹配下一代Scale-Up场景的速率需求。
六、古河电工：VCSEL基CPO收发器的工程化实现与热管理优化
古河电工的Kazuya Nagashima，在报告《Transceivers for AI/ML Systems》中，聚焦VCSEL基CPO收发器的工程化实现，发布了速率突破、器件设计、热管理与系统集成的全链条成果。
报告首先基于NVIDIA NVLink的演进路线，量化了Scale-Up场景的带宽密度需求：NVLink5的14.4Tbps板级带宽，对应所需的带宽密度为0.14Tbps/mm；下一代NVLink6的28.8Tbps板级带宽，对应带宽密度需求为0.28Tbps/mm，为CPO收发器的设计提供了明确的系统级指标。
在核心器件VCSEL的速率突破方面，报告发布了两大波段的技术成果：850nm GaAs VCSEL实现了100GBd PAM4与106.25Gbps NRZ的高保真信号调制，完成了商用化验证；1060nm InGaAs VCSEL实现了200Gbps PAM4的单通道传输，完成了48通道2D阵列的设计与流片，所有通道均实现了稳定的信号输出。
基于上述VCSEL技术，古河电工开发了两款商用化VCSEL基CPO收发器，分别为16通道与8通道版本。两款产品均采用0.3mm间距LGA电接口，封装尺寸均为7.7mm（宽）×15.9mm（长）；16通道版本采用1060nm底发射单模16通道VCSEL阵列，搭配19芯单模多芯光纤与LC连接器；8通道版本采用1060nm顶发射单模4通道VCSEL阵列×2，搭配单模带状光纤与MT/MPO连接器；两款产品均实现了100Gbps速率下>2km、200Gbps速率下>500m的传输距离，实测链路能效（不含SerDes）低于0.9pJ/bit。
针对大规模集群下的热管理挑战，报告发布了液冷CPO方案的实测成果：通过一体化液冷冷板设计，同时为光收发器与交换ASIC散热，可以实现器件工作温度稳定在40℃以内，大幅提升了VCSEL阵列的波长稳定性与长期可靠性，为全液冷AI集群的Scale-Up互连提供了成熟的解决方案。
七、Xscape Photonics（Michal Lipson团队）：克尔光频梳多波长光源技术与产业化
哥伦比亚大学Michal Lipson教授团队与孵化的Xscape Photonics公司，在报告中系统分享了克尔光频梳（Kerr Combs）作为Scale-Up光互连多波长光源的技术演进，同时发布了业界首款片上光泵浦多波长激光平台的产业化成果。
报告首先明确了WDM技术是提升Scale-Up互连带宽密度的核心路径，而多波长光源是WDM系统的核心瓶颈：传统DFB激光器阵列仅能实现4-8个波长通道，可扩展性差，同时面临波长控制精度低、良率不足、供应链复杂的问题；而克尔光频梳凭借单泵浦激光即可产生数十至数百个等间距波长通道的特性，成为大规模WDM互连的理想多波长光源方案。
报告系统梳理了克尔光频梳的技术演进历程：首次实现了CMOS兼容的片上多波长振荡器，为硅光互连提供了集成化的多波长光源；实现了微环谐振器中的非线性相互作用与孤子光频梳的产生，可以稳定输出sech²型光谱的单孤子光频梳，同时实现了孤子光频梳状态的直接电学控制，可以稳定生成1孤子（1 FSR）、2孤子（2 FSR）、4孤子（4 FSR）等不同状态的光频梳；通过耦合微环谐振器（光子分子）的主动可调色散工程，实现了正常色散区的高功率锁模光频梳，泵浦到光频梳的转换效率超过40%，可以产生75条功率大于0.5mW的光通道，完全满足大规模WDM互连的功率需求；基于该技术实现了32通道光频梳驱动的数据发射芯片，所有32个通道均实现了16Gbps的无差错数据传输，验证了技术的商用可行性。
基于上述学术成果，Xscape Photonics与Tower半导体合作，实现了该技术的产业化落地，发布了业界首款片上光泵浦多波长激光平台。该平台基于Tower成熟的高量产硅光工艺平台制造，单器件可提供最多128个波长通道，远超传统激光阵列的可扩展性上限；同时支持CWDM、DWDM、LR4等不同波长网格，可以通过编程调整波长数量与波长间距，适配AI训练与推理的不同工作负载。
报告同时公布了公司的融资进展与产品路线图：公司完成3700万美元的新一轮融资，A轮总融资额达8100万美元，公司估值翻倍，投资方包括NVIDIA、Cisco等行业龙头；首款产品FALCONX 8（8波长）将于2026年第二季度启动原型样片送样，面向AI数据中心网络场景；EAGLEX 16（16波长）客户验证载体已于2025年第四季度启动送样；第二代产品FALCONX 16（16波长）将于2026年第四季度推出，相比第一代产品功耗降低50%。
在可靠性与良率方面，报告发布了实测数据：EagleX平台的波长间距控制精度可达±10GHz以内，典型值±1GHz；8通道产品良率100%，指标余量达85%，远超同期OFC2025发布的DFB阵列40%的良率水平；累计完成4519小时的通电温度循环测试（30℃-40℃），对应36000器件小时，验证了产品的长期工作可靠性。
八、enlightra：光互连的物理极限与核心器件效率瓶颈
enlightra在专题报告中，聚焦光互连的物理极限，从光子/bit的底层维度，量化了激光、调制器、探测器等核心器件的损耗与效率瓶颈，明确了Scale-Up光互连带宽缩放的核心约束。
报告首先明确了光互连的核心优化目标：更低的功耗、更低的成本、更高的带宽，而所有目标的底层约束，都来自于光链路中的光子损耗与转换效率。报告拆解了光链路的全链路损耗构成：激光器的壁塞效率（WPE）仅6%，带来1.5dB的功率损耗；光纤耦合损耗达5-10dB；调制器插入损耗约5dB；接收端耦合损耗、探测器量子效率也带来显著的功率损耗，这些损耗共同决定了链路所需的最小光子/bit数量，进而决定了链路的功耗下限。
报告量化了不同接收方案的光子/bit极限与接收灵敏度：量子极限下，仅需10个光子/bit，对应100Gb/s速率下接收灵敏度为-38dBm；理想光子计数接收方案，需50个光子/bit，对应接收灵敏度为-31dBm；当前主流的IMDD方案，需要5000个光子/bit，对应接收灵敏度仅为-11dBm至-10dBm，与物理极限存在巨大差距。
报告指出，当前光互连的功耗瓶颈，核心并非来自传输带宽本身，而是来自于激光器、调制器、探测器的效率与损耗，其中激光器的功耗占比达到光链路总功耗的50%-90%，是核心优化方向。报告同时给出了带宽缩放的演进路径，从100Gb/s到1Pb/s，需要通过WDM、高阶调制、空分复用等技术的组合，而核心前提是突破核心器件的效率极限，降低链路的光子/bit需求。
九、AttoTude：THz收发器——超大规模Scale-Up互连的碘伏性方案
AttoTude的Chris Fludger在报告中，提出了THz收发器作为Scale-Up互连的碘伏性技术方案，为百万节点级超大规模AI集群的互连问题提供了全新的解决路径。
报告首先明确了超大规模Scale-Up集群的核心瓶颈：当集群规模扩大到1M节点级别时，传统铜互连与可插拔光模块面临严重的可靠性危机。基于Meta OCP峰会2025发布的实测数据，报告量化对比了不同方案的可靠性：在1M节点的数据中心中，铜互连方案的日均故障数比THz-ASIC方案高出多个数量级，当前主流的可插拔与CPO方案的日均故障数，也远高于THz方案，可靠性已成为超大规模Scale-Up集群的核心挑战。
报告对比了THz技术与光学、铜互连的底层共性与核心差异：THz方案与光学方案均采用介质波导进行信号传输，均通过上变频/下变频实现信号处理，具备相近的带宽与传输距离优势；而与光学方案相比，THz方案的核心优势是可直接复用成熟的ASIC技术与晶圆厂制造工艺，无需复杂的光子集成工艺与异质集成，供应链更成熟，成本更低，同时具备与铜互连相当的高可靠性。
报告同时发布了THz收发器的核心技术突破：实现了220GHz的超大信号带宽，器件增益覆盖640GHz-880GHz频段，完全满足超高速互连的带宽需求；实现了低损耗THz波导技术，波导损耗波动仅0.25dB/m，同时实现了高鲁棒性的耦合设计，10μm的位移仅带来0.1dB的耦合损耗，保障了大规模封装下的性能一致性。
报告最后总结，铜互连在大规模Scale-Up链路中已接近物理极限，无法支撑百万节点级集群的互连需求；而THz收发器融合了光学方案的高带宽、长距离优势，与铜互连的高可靠性、成熟供应链优势，可以实现低成本、高可靠、高带宽密度的Scale-Up互连，是下一代超大规模AI集群的重要技术方向。
◆ 研讨会核心总结
这次OFC2026专题研讨会，完整覆盖了AI Scale-Up互连从系统需求、架构演进、器件创新、光源突破到前沿探索的全技术链条，形成了清晰的产业共识与技术演进趋势。
其一，铜互连的物理极限已经成为AI Scale-Up的核心瓶颈。在224Gbps以上的单通道速率下，铜互连在传输距离、功耗、带宽密度上均已无法满足需求，光子互连已成为必然的技术演进方向。
其二，Scale-Up光子互连呈现多元化的技术路线布局，不同方案适配不同的场景与代际需求：基于VCSEL的NPO方案是当前具有量产可行性的过渡方案；基于VCSEL的宽而慢CPO方案可实现<1pJ/bit的极致能效，适配短距高密场景；基于硅光MRM的DWDM CPO方案，可实现更高的单通道速率与带宽密度，适配中长距Scale-Up场景；克尔光频梳多波长光源技术，为大规模WDM系统提供了可扩展的光源解决方案。
其三，可靠性与可量产性成为技术落地的核心门槛。激光器的可靠性是光互连系统的核心之一，液冷热管理、成熟工艺平台的适配、供应链的成熟度，是决定方案能否大规模商用的核心因素。
其四，前沿碘伏性技术已开始探索。THz收发器等方案，为百万节点级超大规模AI集群的互连问题提供了新的技术路径，未来将与硅光子技术形成互补，共同支撑AI算力的持续缩放。