台积电COUPE光互连技术解析：AI芯片三层架构的未来核心

《科创板日报》5月14日讯，继英伟达提出AI产业“五层蛋糕”架构后，台积电从芯片内部视角出发，首次阐述了其“三层蛋糕”理论。

在台积电2026年技术论坛上，公司副共同营运长张晓强解析了AI芯片的核心架构。他指出，若聚焦于芯片内部设计，其技术栈可明确划分为三个关键层级。

这三大层级包括：负责核心数据处理的“运算”层、实现多芯片异构集成的“异质整合与3D IC”层，以及被张晓强定位为“未来最重要”的“光子与光学互连”层。

台积电先进技术业务开发处长袁立本进一步说明，公司正构建一个完整覆盖这三层的AI平台，其技术支柱由SoIC、CoWoS以及关键的COUPE光互连技术构成。全球首款采用COUPE技术的200Gbps微环调制器已于今年启动生产，并实现了低于一亿分之一的极低比特误码率。张晓强在论坛中特别强调：“一定要记住COUPE这个名字。”

COUPE本质上是一种通过台积电SoIC技术，将电子集成电路与光子集成电路进行3D堆叠的解决方案。这种紧密堆叠极大缩短了互连距离，从而显著提升了带宽与功率效率，同时有效降低了电耦合带来的信号损耗。今年4月，台积电已宣布其COUPE硅光整合平台进入量产阶段，这被视为推动共封装光学技术商业化落地的里程碑。

袁立本展望了该技术的演进路径：至2030年，台积电计划通过部署400Gbps光调制器、多波长与多光纤阵列等技术，将光互连带宽密度提升8倍，达到4TBps。他特别指出，与传统铜互连相比，COUPE技术能将系统能效提升4倍，延迟降低10倍；若与先进封装平台深度整合，能效提升幅度可达10倍，延迟降低20倍。这将为下一代AI数据中心提供至关重要的性能与能效基础。

市场分析机构国金证券指出，在光引擎与电芯片的连接技术上，英伟达、博通等业界领导者已开始采用台积电的COUPE方案。该技术有望助力台积电在硅光子时代巩固其领导地位。随着相关产品于2026年同步实现规模化量产，标志着CPO产业链已趋成熟，行业市场空间预计将迎来快速增长，2030年CPO市场规模有望达到100亿美元。

除前沿光互连技术外，台积电也更新了其核心封装技术CoWoS的路线图。据悉，2028年将量产14倍光罩尺寸的CoWoS，可整合多达20颗HBM高带宽内存；2029年将推出超过14倍光罩尺寸的版本，整合能力提升至24颗HBM。

目前，台积电今年已量产的5.5倍光罩尺寸CoWoS，是全球最大尺寸的封装产品，其生产良率已达到98%。