芯片设计验证自动化提效10倍，智维创芯完成数千万天使轮融资
芯片行业在资本市场一路狂飙，华&为发布“韬（τ）定律”之后，AI浪潮把半导体行业推入了烈火烹油的超级周期，带动芯片设计等上游产业链需求集中爆发。
但需求暴增的另一面，是设计复杂度水涨船高，芯片验证周期越来越长，成为拖累开发节奏的瓶颈。2024年西门子与威尔逊研究集团的报告显示，高工艺复杂度芯片的流片风险相当高，首次流片的成功率仅有14%。行业里有个广为人知的数据：一款芯片从架构设计到最终流片，通常需要两年时间，而验证环节消耗的人力与时间往往超过60%。这是东南大学副教授、博士生导师，智维创芯创始人兼董事长王翕提到的一个关键痛点。
数字芯片开发流程
2025年，王翕团队依托国家集成电路设计自动化技术创新中心（EDA国创中心）的长期技术积累，正式创立了智维创芯，目标非常明确：破解芯片设计验证环节的效率困境。
2025年5月，团队推出了全球首个面向数字芯片验证领域的大模型智能体产品“ChatDV”。这个产品覆盖了测试生成、断言生成、参考模型构建和自动调试等芯片验证中的高频环节，将芯片开发效率提升了超过10倍，开发周期缩短50%，成本降低33%。目前，智维创芯已经与中电科集团、芯华章、清微智能、微纳核芯等多家公司展开合作，实现了商业化落地。
近期，智维创芯完成了数千万元的天使轮融资，由国中资本领投，石溪资本、奇绩创坛跟投，方创资本担任财务顾问。资金将重点用于深化核心技术壁垒、满足算力需求以及公司日常开支。
智维创芯的核心团队来自东南大学、清华大学和香港城市大学，由集成电路、EDA与大模型方向的高层次科研及工程化人才组成。创始人王翕是江苏省“333”高层次人才、小米青年学者，长期深耕芯片敏捷开发；联合创始人江哲是东南大学集成电路学院教授、国家高层次青年人才，聚焦集成电路智能化验证闭环；联合创始人王心泽来自清华大学图灵奖实验室，师从图灵奖得主Da vid Patterson院士，专注于AI大模型训练与验证智能体的工程化落地。团队还获得了香港城市大学计算机系副主任关楠教授、EDA国创中心执行主任杨军教授等专家在技术前沿、产学研合作与产业化落地方面的支持。
搭建“AI大模型+数据飞轮”流程，芯片开发效率提升超10倍
2023年，还在清华大学的王翕团队尝试用GPT-3.5生成了一款4万门规模的RISC-V处理器，并且成功流片，拿下了首届Efabless AI设计大赛的亚军。这件事让团队确信，借助AI大模型工具自动生成芯片这条路走得通。但和客户深入沟通后才发现，大家关心的根本不是代码写得有多快，而是能不能保证准确性，会不会因为设计漏洞导致流片失败。
长期以来，芯片设计验证是典型的劳动密集型工作，高度依赖工程师手动编写测试用例、调试错误、生成验证代码等重复性劳动，这也是芯片开发延期和成本超支的主要原因。
传统的EDA工具和通用大模型很难真正替代人工。江哲分析说，EDA工具擅长确定性的分析，但设计验证需要理解设计规格、硬件代码、测试平台、断言、仿真日志和覆盖率这些高度专业的场景。而通用大模型目前只能完成语言和代码生成，缺少芯片验证经验知识以及与芯片领域工具连续交互的能力，也无法实现本地化部署。
因此，智维创芯选择了“AI for EDA”的技术路线。凭借在芯片架构和设计领域积累的大量自有代码和验证经验，通过大模型和其他工具链训练生成并标注海量高质量数据，形成一套可持续的数据飞轮，为模型的持续迭代提供燃料，从而搭建起无需人工逐条审核的自动验证流程。
在这条闭环验证流程中，数据是制约大模型能力的根本要素。芯片行业的硬件代码、测试平台和断言等高质量数据，大多闭源保存在各公司内网，互联网上的公开数据数量稀少，质量也参差不齐，多为教学性质的简单代码。王翕直言：“数据才是我们真正的护城河。”
目前，ChatDV智能体已经实现了模块级AI设计和验证自动化，可以包揽写测试、写规则、查问题、建模型这四个核心验证环节。ChatDV不是一个单点工具，而是包括多个工具套件、覆盖验证流程中各高频工作的智能平台，最终目的是大幅缩短芯片验证工程师的工作时间。
ChatDV工具套件及工作原理示意图
具体来看，iTest模块负责自动生成TestBench和测试激励。对于5000行左右的RTL模块，传统人工需要约1.5人月的工作量，ChatDV在GPU算力充裕的条件下只需10分钟；iSVA模块可以自动生成SystemVerilog断言，把复杂断言的开发周期从3天缩短至数小时；iModel模块自动生成参考模型用于功能比对，通过率较通用SOTA大模型提升了1.69至4.89倍；iDebug模块则根据仿真报错信息自动定位并修复错误，修复率达到89%，在复杂场景下相比通用SOTA大模型，修复率最高可提升4.28倍。这四个模块共同构成一个完整的验证闭环：大模型负责生成内容，仿真器、编译器负责验证对错，并将结果反馈给模型迭代。江哲把这个闭环形象地比喻为“给大脑（大模型）接上手和脚（工具链）”。
ChatDV运行界面示例
在王翕看来，智维创芯与传统EDA厂商之间是互补关系，而非竞争关系。EDA厂商更擅长芯片设计后端的综合、布局布线等物理设计环节，而智维创芯聚焦前端逻辑，包括规格定义、架构设计、RTL生成到功能验证，恰好填补了前端缺乏自动化工具的空白。智维创芯的快速成长，离不开EDA国创中心在算力资源、早期研发成本和人才团队建设方面的孵化支持。这个中心是国内EDA领域唯一的国家级创新中心，专注“从零到一”的碘伏性创新技术，与智维创芯的理念高度契合。
以“芯片一键生成”，迎接芯片AGI时代到来
目前，团队已与中电科集团、清微智能、微纳核芯等多家芯片公司达成合作，与多家GPU和NPU大厂也正在试用合作中。
商业模式上，智维创芯提供多种服务形式：自有算力资源的大型企业可以在本地部署Agent大模型，按License收费；中小企业适合配置“硬件+软件”一体机，解决算力不足的问题；设计服务则可以为客户提供定制化的IP验证服务或IP开发。
此外，ChatDV还上线了免费试用的教育版产品，已有数十家企业客户参与试用反馈。上线免费试用版本，也有助于培养用户习惯，构建品牌认知。
ChatDV实现的芯片模块级验证自动化，只是智维创芯实现“芯片一键生成”这一最终愿景的第一步。在此基础上，团队正在进行IP级自动验证研发。ChatCPU已经实现了4发射乱序多发处理器的11级流水，复杂度超过400万门，甚至在已经流片多次的BOOM和Rocket两款经典RISC-V处理器芯片中，发现了十余个此前未被人工检测到的功能bug。未来3年内，智维创芯计划陆续实现子系统级智能生成与SoC级一键流片。
王翕说：“芯片行业的革命不会因为个人意愿发生或避免，我们希望在数字芯片的AGI时代开始时，成为揭开幕布的那家公司。”在他看来，未来芯片需求将高度碎片化，自动化、低成本、敏捷开发不再是锦上添花，而是芯片企业的刚需。而智维创芯拥抱芯片AGI时代的思路，是打造一个正向飞轮——用AI设计出更好的芯片，再反哺加速AI训练与推理。如果这个飞轮能真正转起来，芯片的AGI时代可能就真正到来了，整个行业会被完全重构。未来行业的具体形态现在还很难定论，但已经展现出足够令人期待的想象空间。