英特尔代工VLSI研讨会揭秘工艺里程碑与未来创新

在先进制程竞争格局中，英特尔代工服务（Intel Foundry）于2026年VLSI研讨会上披露了重要进展：作为Intel 18A系列的首个性能增强版本，Intel 18A‑P已按照此前向客户及合作伙伴承诺的路线图，正式迈入风险生产阶段。

Intel 18A‑P性能增强版本进入风险生产阶段：热特性优化与设计规则兼容性同步提升

本届VLSI研讨会上，英特尔代工服务同步更新了工艺路线图，并展示了长期研发投入的阶段性成果。Intel Foundry执行副总裁兼总经理Naga Chandrasekaran表示：“此次VLSI的更新与演示，向客户与合作伙伴传递了清晰信息——我们致力于在持续领先的工艺创新中深耕。这是一场马拉松，尽管前方仍有挑战，但很高兴能分享Intel 18A‑P及更远期研发项目的实际进展。”

Intel 18A‑P具体带来哪些技术升级？

通过晶体管、互连及设计-技术协同优化（DTCO）的多维度改进，Intel 18A‑P在性能、功耗与设计灵活性上均实现了显著提升。英特尔工程师在VLSI上公布了以下关键突破：

• 性能功耗比优化： 相较Intel 18A基础版本，Intel 18A‑P在相同功耗下性能提升9%，或在相同性能下功耗降低18%。同时热特性得到改善，设计灵活性进一步增强。
• Power Boost技术： 采用双触点低电阻晶体管选项，在保持电容匹配的前提下，提供更高的驱动电流与工作频率。
• 热阻大幅降低： 通过材料与设计创新，热阻降低20%至40%，对高功耗芯片的散热管理至关重要。
• 互连层优化： 通过几何结构与材料改进，芯片内垂直通孔电阻降低10%至30%。
• 载流子迁移率提升： 利用PMOS应变工程技术，优化晶体管内部电流传导效率。
• 扩充晶体管类型： 新增低功耗与高性能两种晶体管选项，满足多样化设计需求。
• 第五逻辑Vt阈值： 在ULVT与LVT之间新增第五个逻辑Vt阈值选项，使设计人员在速度与功耗权衡上获得更精细的调控粒度。

值得关注的是，Intel 18A‑P与Intel 18A在设计规则上完全兼容，现有IP模块与设计流程可无缝复用，大幅降低客户的迁移成本。同时保留了Intel 18A的180nm与160nm两种单元高度，以及50nm接触栅极间距。

VLSI其他关键进展：GAA与BSPD实际效益量化分析

去年，英特尔代工服务通过Intel 18A首次将环绕栅极（GAA）晶体管与背面供电网络（BSPD）技术商业化。本届研讨会上，工程团队进一步量化了这两项技术的实际优势，为未来逻辑设计在性能、能效与微缩方面奠定坚实基础。

• Eric Karl定量分析： 英特尔代工服务副总裁兼院士Eric Karl在特邀演讲中展示了BSPD与GAA优势的量化方法。相较传统正面互连技术，布线面积减少11%，动态电压跌落幅度降低10倍，可实现高达6%的频率提升或超过15%的动态功耗降低。
• Manju Shamanna硅验证： 英特尔代工服务硅与平台工程团队的Manju Shamanna分享了基于GAA与BSPD工艺的CPU核心硅片实测数据，在约0.5V低电压下频率提升约30%，同时IR压降更小，整体运行效率显著提升。

未来长期研发储备：CFET、GaN-on-Si与钌互连技术

除当前产品外，英特尔代工服务还展示了多项对硅微缩至关重要的长期研发进展。

• CFET（互补场效应晶体管）： 英特尔展示了在45nm栅极间距下，采用垂直堆叠NMOS与PMOS器件的单片CFET反相器，为超越GAA的下一代逻辑微缩指明方向。
• GaN+Si集成： 在300mm晶圆上实现氮化镓功率器件与硅逻辑电路的单片集成，包含约1000门的数字控制模块，使得高功率器件与大规模数字控制可在同一工艺中高效协同，降低系统复杂度。
• 减法钌互连： 英特尔演示了集成空气间隙的减法钌工艺。与铜互连相比，电容降低约35%，并带来可测量的频率增益。随着互连线持续微缩，该技术为改善电阻-电容（RC）缩放提供了可行路径。

本次VLSI的发布兼具对当前节点（Intel 18A‑P）的务实优化与对未来技术（CFET、GaN、钌互连）的前瞻布局。在代工市场竞争日益激烈的背景下，英特尔代工服务以硬核技术路线图证明其不仅回归赛道，更在积极储备未来竞争力。这或许是这场马拉松中最值得关注的信号。